

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-267986

(43)Date of publication of application : 22.09.1994

(51)Int.Cl. H01L 21/336
H01L 29/784
G02F 1/136
H01L 21/302

(21)Application number : 05-056726 (71)Applicant : HITACHI LTD


(22)Date of filing : 17.03.1993 (72)Inventor : SUZUKI KENKICHI

(54) METHOD OF MANUFACTURING THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To make it possible to manufacture a thin film transistor where a gate wiring and a gate terminal, etc., are patterned by a method wherein an image is focussed on a processed surface of a transparent insulative substrate with an optical system using an excimer laser as a light source, and the film material on a part where light is projected is removed by making it gas or fine particles by an interaction with the light.

CONSTITUTION: The image of a mask pattern 6 is focused on the film surface of an insulation substrate 8, which is placed on an X-Y stage 9, by means of an image focussing optical system 5, 7. On a part where light is projected, the connection of the film material as a solid body is broken by the interaction between the light and the material forming the film so that the film under processing disperses in a form of gas or fine particles. The hatched part where no light is projected is left as it is, so that a desired pattern is formed. Not the total pattern of the matrix, but a plurality of number of patterns that matches to the integral multiple of the repetitive cycle in the longitudinal and transversal direction is drawn on the mask 6. Therefore, it is possible to manufacture a thin film transistor by selectively removing the thin film layer in accordance with the mask pattern with an excimer laser 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision
of rejection]

[Kind of final disposal of application
other than the examiner's decision of
rejection or application converted
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-267986

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/336				
29/784				
G 0 2 F 1/136	5 0 0	9119-2K		
H 0 1 L 21/302	Z	9277-4M		
		9056-4M		
			H 0 1 L 29/ 78	3 1 1 Y
			審査請求 未請求	請求項の数3 O L (全 25 頁)

(21)出願番号 特願平5-56726

(22)出願日 平成5年(1993)3月17日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 鈴木 堅吉

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内


(74)代理人 弁理士 小川 勝男

(54)【発明の名称】 薄膜トランジスタの製造方法

(57)【要約】

【構成】エキシマ・レーザーを光源とする光学系により透明絶縁性基板上の加工面に結像し、光の当たった部分の膜材料を光との相互作用により気体または微粒子状にして除去することにより、薄膜トランジスタのゲート配線やゲート端子等をパターニングする。

【目的】マスクパターン転写と被加工膜の除去とが同時にできるので、レジスト塗布、焼成、露光、現像露光、現像、エッチング、レジスト剥離、洗浄工程からなる従来のフォトリソグラフィ法に比べ、工程数、設備規模、ターンアラウンドタイムが格段に縮小され、歩留まりの向上も含め製造コストが大幅に低減される。また、エッチ残りや洗浄残りがなくなるので信頼性も向上する。



【特許請求の範囲】

【請求項1】絶縁性基板上に薄膜層を形成し該薄膜層を選択的に除去することを繰り返して所望のパターンを有する薄膜層を積層する薄膜トランジスタの製造方法であって、上記薄膜層の少なくとも一層を、マスクパターンに従ってエキシマレーザで選択的に除去することを特徴とする薄膜トランジスタの製造方法。

【請求項2】請求項1の薄膜トランジスタの製造方法に於いて、気体とその流れによりレーザ照射による生成物を除去し、被加工部を清浄にすることを特徴とする薄膜トランジスタの製造方法。

【請求項3】請求項1又は請求項2の薄膜トランジスタの製造方法に於いて、光路内にパターン用マスクが挿入可能で、上記絶縁性基板上に上記マスクのパターンが結像する様に設定されたエキシマレーザ光学系と上記絶縁基板を載せるX-Yステージを具備するエキシマレーザ製造設備を用い、上記X-Yステージの移動により繰り返しパターンを形成することを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、薄膜トランジスタ、特に、薄膜トランジスタ等を使用したアクティブ・マトリクス方式の液晶表示装置に関する。

【0002】

【従来の技術】アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子（スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（TFT）がある。

【0003】なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭63-309921号公報や、「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193～210、1986年12月15日、日経マグロウヒル社発行、で知られている。

【0004】従来のTFT基板の各層のパターンは、上記刊行物に記載されているように、半導体等で一般的に用いられているフォトリソグラフィ法、即ち、レジスト塗布、焼成、露光、現像、エッチング、レジスト剥離、洗浄という一連の工程により形成されていた。

【0005】一方、エキシマレーザの加工への応用は1982年に発表されて以来多くの研究がなされており、エキシマレーザを使用してガラスやセラミックスヘマッキングを行うことや、ポリマフィルム、セラミックス、

ガラス材を加工することは既に公知である。しかし、エキシマレーザを薄膜トランジスタアレイや液晶表示パネルのパターニングに応用することは、数々の発表があるなかでも、それを明らかにした文献は知る範囲では見当たらない。

【0006】上述したように、これまでのTFT液晶表示パネルは大がかりな設備を必要とし、また表示パネルであるが故に基板サイズを大きくせざるを得ないこともあって、ブラウン管をはるかに超えるコストがかかっている。普及率を上げるためには、コスト低減が必須であるが、そのためのアプローチは専ら、製造環境のクリーン化、フォトリソ工程数の低減や欠陥救済技術の開発に向いており、半導体の製造でも主流である一連のフォトリソ工程そのものを省くことに目が向けられた発表は少ない。

【0007】本発明は、発明した結果からみればたやすくできた発明という印象や誤解を受けやすいかもしれないが、上述した背景を正確に知れば、従来の固定概念を打破した、画期的かつ計り知れない効果がある発明であることが理解されよう。

【0008】

【発明が解決しようとする課題】前記の従来技術における問題点は下記の通りである。

【0009】1. 前記一連の工程に於いて多くの製造設備を必要とする。また、これらの設備の稼働の為にクリーンルーム、付帯設備等が必要である。このような設備は、基板サイズが大きくなり、また生産量が増大するに従い益々規模が拡大する。

【0010】2. レジスト、現像液、エッチング液、剥離液等の材料を必要とし、且つ、これらの廃液処理、無公害化に多額の費用を要する。

【0011】3. 各層のパターン形成に於いて、レジストや各液剤等に基板面が触れる為、残渣や汚染が残る可能性が高く、高歩留化の為に洗浄プロセスの追加が必須である。この為、工程時間が長くなり、設備投資も必要になる。

【0012】本発明の一つの目的は従来のフォトリソグラフィ工程を減らすことにより、製造設備及び使用材料のコストを大幅に低減する薄膜トランジスタの製造方法を提供することである。

【0013】本発明の他の目的は、公害対策に有効な薄膜トランジスタの製造方法を提供することである。

【0014】本発明の他の目的は、パターン形成の際に生ずる残渣及び汚染を減らし、歩留を向上できる薄膜トランジスタの製造方法を提供することである。

【0015】本発明の他の目的は、工程を短縮して薄膜トランジスタの製造方法を提供することである。

【0016】

【課題を解決するための手段】本発明の一実施例によれば、エキシマ・レーザを光源とする光学系により透明

絶縁性基板上の加工面に結像し、光の当たった部分の膜材料を光との相互作用により気体または微粒子状にして除去することにより、ゲート配線やゲート端子等をパターンニングする薄膜トランジスタの製造方法が提供される。

【0017】

【作用】マスクパターン転写と被加工膜の除去とが同時にできるので、レジスト塗布、焼成、露光、現像露光、現像、エッチング、レジスト剥離、洗浄工程からなる従来のフォトリソグラフィ法に比べ、工程数、設備規模、ターンアラウンドタイムが格段に縮小され、歩留まりの向上も含め製造コストが大幅に低減される。また、エッチ残りや洗浄残りがなくなるので信頼性も向上する。

【0018】

【実施例】本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。

【0019】以下の実施例ではエキシマレーザとはレーザ媒質として励起状態でのみ化合物を作る(Excited Dimer=Excimer)希ガスハロゲンを利用するガスレーザの一種であると定義する。エキシマレーザは紫外線で発振し、上記ガスがF₂、ArF、KrF、XeCl、XeFである場合、それぞれ、157、193、248、308、351nmの波長となる。従って、エキシマレーザは一般のCO₂やYAGレーザに比べて波長が2桁から1桁短くでき、微細加工に有効である。

【0020】図1は本発明の原理を説明するための図であり、1はエキシマ・レーザ、6はパターン形成用のマスクである。8(SUB1)は液晶表示装置用の薄膜トランジスタアレイが形成されるべき絶縁性透明ガラス基板(TFT基板)である。

【0021】5、7の結像光学系によりX-Yステージ9に載った絶縁性基板8の膜面に6のマスク・パターンが結像される。図21に結像パターンの様子が模式的に示されているが、光が照射される2の部分で光と膜形成物質との相互作用により膜物質の固体としての結合が破られ被加工膜は気体または微粒子状となって飛散する。光の当たらない1のハッチ部分はそのままの状態で残り、このようにして所望のパターンが形成される。パターン精度及び分解能は図1に示す結像光学系により決定されるが、この原理は通常の縮小投影露光機の原理と同じである。

【0022】TFT基板は後述するように画素がマトリックス状にある周期で規則的に配列されているので、マスク6はマトリクス全体のパターンが描かれているのではなく、縦横の繰り返し周期の整数倍に合った複数のパターンが描かれる。したがって基板全体のパターンはX-Yステージ9を移動させることによって形成する。この原理はスッペバー式の露光機の機構と全く同一である。後述のように、画素部のパターンと端子部とのパターンは異なるので、本エキシマレーザ加工装置にはマス

ク6を交換する機構を付けてある。

【0023】エキシマ・レーザと物質の相互作用は非熱的であり、膜の厚み方向の断面は直角に近い場合が多い。傾斜をつけるには結像の焦点を少しばかすか、比較的低いエネルギー密度で照射ショットの回数を増やす事により達成できる。

【0024】上記の通りエキシマ・レーザの照射の際、膜物質が飛散するが、図22に示す様に常圧または減圧雰囲気中で気体の流れをつくることにより飛散物質の加工面への再付着を防止する事ができる。同図で(a)は層流、(b)はノズルからの吹き付けによる方法である。不活性気体を用いる場合は物理的に飛ばすことと熱伝導が機構として考えられる。下地に影響の無い限り酸化または還元性の気体を用いても良い。

【0025】【実施例1】

《アクティブ・マトリクス液晶表示装置》以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0026】《マトリクス部の概要》図2はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一面素とその周辺を示す平面図、図3は図2の3-3切断線における断面を示す図、図4は図2の4-4切断線における断面図である。

【0027】図2に示すように、各画素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。走査信号線GLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。

【0028】図3に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。透明ガラス基板SUB1、SUB2の両面にはディップ処理等によって形成された酸化シリコン膜SiO₂が設けられている。

【0029】上部透明ガラス基板SUB2の内側(液晶LC側)の表面には、遮光膜BM、カラーフィルタFIL、保護膜PSV2、共通透明画素電極ITO2(COM)および上部配向膜ORI2が順次積層して設けられている。

【0030】基板SUB1側のマトリクス部パターンは、例えば、640×400画素の表示パネルでは、横

128画素×縦100画素分のマスクで、横方向5ステップ×縦方向4ステップ=合計20ステップの、エキシマレーザ照射と照射マスク6-基板SUB1の相対移動で、形成される。図21は、マトリクス部照射マスクの一部分を示すもので、マスク層の対象は図2に示すゲート電極GT及びゲートラインGLの層g2であり、ハッチ部分2はレーザ光を通過させない部分、つまり層g2を残す部分である。

【0031】《マトリクス周辺の概要》図5は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス（AR）周辺の要部平面を、図6はその周辺部を更に誇張した平面を、図7は図5及び図6のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図8は図3の断面を中央にして、左側に図7の8a-8a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。同様に図9は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

【0032】マトリクス周辺部のエキシマレーザ照射マスクは図6の端子TgやTdのパターンから想像がつくように、左辺3ステップ分、上辺6ステップ分、右辺3ステップ分（図示していないが検査用のダミー端子がある）、下辺6ステップ分、で各1種の計4種と、4角の4種とで、合計8種類が用意され、上述したマトリクス部の1種とマスク交換をしながらパネル全体のパターンが形成される。

【0033】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図5～図7は後者の例を示すもので、図5、図6の両図とも上下基板SUB1、SUB2の切断後を、図7は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1、SUB2の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Tg、Td（添字略）が存在する（図で上下辺と左辺の）部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。端子群Tg、Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP（図18、図19）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージTCPの配列ピッチ及び各パッ

ッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM、GTMを合わせるためである。

【0034】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

【0035】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

【0036】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。

【0037】《薄膜トランジスタTFT》次に、図2、図3に戻り、TFT基板SUB1側の構成を詳しく説明する。

【0038】薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソースドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0039】各画素には複数（2つ）の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ（チャネル長、チャネル幅が同じ）で構成され、ゲート電極GT、ゲート絶縁膜GI、i型（真性、intrinsic、導電型決定不純物がドーパされていない）非晶質シリコン（Si）からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現す

る。

【0040】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている（T字形状に分岐されている）。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に（共通のゲート電極として）構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム（Al）膜が用いられ、その上にはAlの陽極酸化膜AOFが設けられている。

【0041】このゲート電極GTはi型半導体層ASを完全に覆うよう（下方からみて）それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0042】《走査信号線GL》走査信号線GLは第2導電膜g2で構成されている。この走査信号線GLの第2導電膜g2はゲート電極GTの第2導電膜g2と同一製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にもAlの陽極酸化膜AOFが設けられている。

【0043】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、1200～2700Åの厚さに（本実施例では、2000Å程度）形成される。ゲート絶縁膜GIは図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電氣的絶縁にも寄与している。

【0044】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200～2200Åの厚さに（本実施例では、2000Å程度の膜厚）で形成される。層d0はオーミックコンタクト用のリン（P）をドーブしたN（+）型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d2（d3）が存在するところのみに残されている。

【0045】i型半導体層ASは走査信号線GLと映像信号線DLとの交差部（クロスオーバー部）の両者間にも設けられている。この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0046】《透明画素電極ITO1》透明画素電極I

TO1は液晶表示部の画素電極の一方を構成する。

【0047】透明画素電極ITO1は薄膜トランジスタTFT1のソース電極SD1および薄膜トランジスタTFT2のソース電極SD1の両方に接続されている。このため、薄膜トランジスタTFT1、TFT2のうちの1つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザー光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。欠陥補正用のレーザー装置としては、図1で説明したパターン形成用のエキシマレーザー装置を使用しても良く、この場合はマスク6の代わりにXY方向の開口を調整できるスリットをレーザー光の通路にセットしておけば良い。

【0048】透明画素電極ITO1は第1導電膜d1によって構成されており、この第1導電膜d1はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide ITO：ネサ膜）からなり、1000～2000Åの厚さに（本実施例では、1400Å程度の膜厚）形成される。

【0049】《ソース電極SD1、ドレイン電極SD2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N（+）型半導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されている。

【0050】第2導電膜d2はスパッタで形成したクロム（Cr）膜を用い、500～1000Åの厚さに（本実施例では、600Å程度）で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000Å程度の膜厚を越えない範囲で形成する。Cr膜はN（+）型半導体層d0との接着性を良好にし、第3導電膜d3のAlがN（+）型半導体層d0に拡散することを防止する（いわゆるバリア層の）目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属（Mo、Ti、Ta、W）膜、高融点金属シリサイド（MoSi₂、TiSi₂、TaSi₂、WSi₂）膜を用いてもよい。

【0051】第3導電膜d3はAlのスパッタリングで3000～5000Åの厚さに（本実施例では、4000Å程度）形成される。Al膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする（ステップカパーレージを良くする）働きがある。

【0052】第2導電膜d2、第3導電膜d3、N（+）型半導体層d0は同じマスクパターンでエキシマレーザーによりパターニングされる。i型半導体層AS上に残っていたN（+）型半導体層d0は第2導電膜d2、第3導電膜d3とセルフアラインで除去される。このとき、N（+）型半導体層d0はその厚さは全て除去されるの

で、i型半導体層ASも若干その表面部分が除去されるが、その程度はレーザの照射強度や照射時間で制御すればよい。

【0053】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。

【0054】《保護膜PSV1》薄膜トランジスタTFTおよび透明画素電極ITO1上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1はプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されることが多いが、本実施例ではPI系の有機透明膜を1μm程度の膜厚で形成する。

【0055】保護膜PSV1は図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去され、また上基板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAAGPで接続する部分も除去されている。保護膜PSV1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。従って図7に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。

【0056】《遮光膜BM》上部透明ガラス基板SUB2側には、外部光又はバックライト光がi型半導体層ASに入射しないよう遮光膜BMが設けられている。図2に示す遮光膜BMの閉じた多角形の輪郭線は、その内側が遮光膜BMが形成されない開口を示している。遮光膜BMは光に対する遮蔽性が高いたえばアルミニウム膜やクロム膜等で形成されており、本実施例ではクロム膜がスパッタリングで1300Å程度の厚さに形成される。

【0057】従って、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大きなゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。遮光膜BMは各画素の周囲に格子状に形成され（いわゆるブラックマトリクス）、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0058】透明画素電極ITO1のラビング方向の根本側のエッジ部分（図2右下部分）も遮光膜BMによって遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化す

ることはない。

【0059】遮光膜BMは図6に示すように周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図2に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図6～図9に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3～1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0060】《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大きく形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。

【0061】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0062】《保護膜PSV2》保護膜PSV2はカラーフィルタFILの染料が液晶LCに漏れることを防止するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0063】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差（電界）に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図6、図7を参照されたい。

【0064】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。この重ね合わせは、図4からも明らかなように、透明画素電極ITO1を一方の電

極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子（静電容量素子）Caddを構成する。この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。

【0065】保持容量素子Caddは走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。

【0066】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3導電膜d3で構成された島領域によってその不良は補償される。

【0067】《ゲート端子部》図10は表示マトリクス走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB-B切断線における断面を示している。なお、同図は図7下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

【0068】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物Al₂O₃膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0069】図中AL層g2は、判り易くするためハッチを施してあるが、陽極酸化されない領域は櫛状にパターンニングされている。これは、AL層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。

【0070】ゲート端子GTMは酸化珪素SIO層と接着性が良くAl等よりも耐電蝕性の高いCr層g1と、更にその表面を保護し画素電極ITO1と同レベル（同層、同時形成）の透明導電層d1とで構成されている。なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング

時ピンホール等が原因で導電層g2やg1と一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。

【0071】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図7に示すように上下に複数本並べられ端子群Tg（図6、図7）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

【0072】《ドレイン端子DTM》図11は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB-B切断線における断面を示す。なお、同図は図7右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部（又は下端部）に該当する。

【0073】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるように配線部より幅が広げられている。同様に、ドレイン端子DTMも外部回路との接続ができるよう配線部より幅が広げられている。検査端子TSTdと外部接続ドレイン端子DTMは上下方向に千鳥状に複数交互に配列され、検査端子TSTdは図に示すとおり基板SUB1の端部に到達することなく終端しているが、ドレイン端子DTMは、図7に示すように端子群Td（添字省略）を構成し基板SUB1の切断線CT1を越えて更に延長され、製造過程では静電破壊防止のためその全てが互いに配線SHdによって短絡される。検査端子TSTdが存在する映像信号線DLのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子DTMが存在する映像信号線DLのマトリクスを挟んで反対側には検査端子が接続される。

【0074】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述した陽極酸化マスクでありその境界線はマトリクス全体を大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分に

は層g 2が存在しないのでこのパターンは直接は関係しない。

【0075】マトリクス部からドレイン端子部DTMまでの引出配線は図8の(C)部にも示されるように、ドレイン端子部DTMと同じレベルの層d 1, g 1のすぐ上に映像信号線DLと同じレベルの層d 2, d 3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いA 1層d 3を保護膜PSV 1やシールパターンSLでできるだけ保護する狙いである。

【0076】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図12に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0077】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。Yは走査信号線GLを意味し、添字1, 2, 3, ..., endは走査タイミングの順序に従って付加されている。

【0078】映像信号線X(添字省略)は交互に上側(または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。

【0079】走査信号線Y(添字省略)は垂直走査回路Vに接続されている。

【0080】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。

【0081】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート電位変化 ΔVg の影響を低減するように働く。この様子を式で表すと、次のようになる。

【0082】

$$\Delta Vlc = \{Cgs / (Cgs + Cadd + Cpix)\} \times \Delta Vg$$

ここで、Cgsは薄膜トランジスタTFTのゲート電極GTとソース電極SD 1との間に形成される寄生容量、Cpixは透明画素電極ITO 1(PIX)と共通透明画素電極ITO 2(COM)との間に形成される容量、 ΔVlc は ΔVg による画素電極電位の変化分を表わす。この変化分 ΔVlc は液晶LCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0083】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD 1、ドレイン電極SD 2とのオーバーラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0084】保持容量素子Caddの保持容量は、画素の書込特性から、液晶容量Cpixに対して4~8倍($4 \cdot Cpix < Cadd < 8 \cdot Cpix$)、寄生容量Cgsに対して8~32倍($8 \cdot Cgs < Cadd < 32 \cdot Cgs$)程度の値に設定する。

【0085】保持容量電極線としてのみ使用される初段の走査信号線GL(Yo)は共通透明画素電極ITO 2(Vcom)と同じ電位にする。図7の例では、初段の走査信号線は端子GT 0、引出線INT、端子DT 0及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Yoは最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスYoを受けるように接続してもよい。

【0086】《製造方法》つぎに、上述した液晶表示装置の基板SUB 1側の製造方法について図13~図15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図3に示す画素部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A~工程Iは各パターンニング工程に対応して分けしたもので、各工程のいずれの断面図もパターンニングが終わった段階を示している。

【0087】本実施例では8種類のパターンニングマスクを使用するが、そのうちの5種類分についてはエキシマレーザ加工を行い、残りの3種類については従来と同様なフォトリソグラフィ(写真処理)技術を適用し、加工される膜の材質や下地層の条件に合わせて両者の技術の使い分けがなされる。

【0088】なお、以下の説明で写真処理とはフォトリソの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下分けした工程に従って、説明する。

【0089】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板SUB 1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。下部透明ガラス基板SUB 1上に膜厚が1100Åのクロムからなる第1導電膜g 1をスパッタリングにより設け、クロム層g 1をエキシマレーザで選択的に照射する。レーザの波長は248nm、エネルギー密度は0.3J/cm²である。それによって、ゲート端子G

TM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド（図示せず）を形成する。

【0090】工程B、図13

膜厚が2800ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第2導電膜g2をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

【0091】工程C、図13

写真処理後（前述した陽極酸化マスクAO形成後）、3%酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に希釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm²になるように調整する（定電流化成）。次に所定のAl₂O₃膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。その後この状態で数10分保持することが望ましい（定電圧化成）。これは均一なAl₂O₃膜を得る上で大事なことであり、それによって、導電膜g2を陽極酸化され、走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される。

【0092】工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。

【0093】工程E、図14

波長248nm、エネルギー密度2J/cm²のエキシマレーザを照射してN(+)型非晶質Si膜、i型非晶質Si膜を選択的に除去し、i型半導体層ASの島を形成する。

【0094】工程F、図14

写真処理後、ドライエッチングガスとしてSF₆を使用して、窒化Si膜を選択的にエッチングする。

【0095】工程G、図15

膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。波長248nm、エネルギー密度1J/cm²のエキシマレーザを照射して第1導電膜d1を選択的に除去することにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0096】工程H、図15

膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が2000ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-C

u等からなる第3導電膜d3をスパッタリングにより設ける。波長193又は248nm、エネルギー密度0.8J/cm²のエキシマレーザを照射して、第3導電膜d3、第2導電膜d2を選択的に除去して、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成しつつ、露出されるソースとドレイン間等のN(+)型半導体層d0を選択的に除去する。

【0097】工程I、図15

スピナーにより膜厚が1μmのPI系有機透明保護膜を塗布する。波長308nm、エネルギー密度0.1J/cm²のエキシマレーザを照射してこの有機保護膜を選択的に除去することによって、保護膜PSV1を形成する。

【0098】《液晶表示モジュールの全体構成》図16は、液晶表示モジュールMDLの各構成部品を示す分解斜視図である。

【0099】SHDは金属板から成る枠状のシールドケース（メタルフレーム）、LCWその表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはバックライト、BLSはバックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

【0100】モジュールMDLは、シールドケースSHDに設けられた爪CLとフックFKによって全体が固定されるようになっている。

【0101】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、バックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0102】下側ケースLCAはバックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管BLに対応して反射山RMが形成されている。

【0103】《表示パネルPNLと駆動回路基板PCB1》図17は、図5等にした表示パネルPNLに映像信号駆動回路He、Hoと垂直走査回路Vを接続した状態を示す上面図である。

【0104】CHIは表示パネルPNLを駆動させる駆動ICチップ（下側の3個は垂直走査回路側の駆動ICチップ、左右の6個ずつは映像信号駆動回路側の駆動ICチップ）である。TCPは図18、図19で後述するように駆動用ICチップCHIがテープ・オートメィド・ボンディング法（TAB）により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサCDS等が実装された駆動回路基板で、3つに分割されている。FGPはフレームグランドパッドであり、シールドケースSHDに切り込んで設けられたバネ状の破片FGが半田付けされる。FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1、および下側の

駆動回路基板PCB1と右側の駆動回路基板PCB1とを電氣的に接続するフラットケーブルである。フラットケーブルFCとしては図に示すように、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。

【0105】《TCPの接続構造》図18は走査信号駆動回路Vや映像信号駆動回路He, Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図19はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0106】同図において、TTBは集積回路CHIの入力端子・配線部であり、TTMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路CHIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。端子TTB, TTMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、半田付け等によりCRT/TFT変換回路・電源回路SUPに、異方性導電膜ACFによって液晶表示パネルPNLに接続される。パッケージTCPは、その先端部がパネルPNL側の接続端子DTMを露出した保護膜PSV1を覆うようにパネルに接続されており、従って、外部接続端子DTM(GTM)は保護膜PSV1がパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。

【0107】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンSLの外側の上下ガラス基板の間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコン樹脂SILが充填され保護が多重化されている。

【0108】《駆動回路基板PCB2》中間フレームMFRに保持・収納される液晶表示部LCDの駆動回路基板PCB2は、図31に示すように、L字形をしており、IC、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路SUPが搭載されている。CJは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。駆動回路基板PCB2とインバータ回路基板PCB3とはバックライトケーブルにより中間フレームMFRに設けたコネクタ穴を介して電氣的に接続される。

【0109】駆動回路基板PCB1と駆動回路基板PCB2とは折り曲げ可能なフラットケーブルFCにより電氣的に接続されている。組立て時、駆動回路基板PCB2は、フラットケーブルFCを180°折り曲げることににより駆動回路基板PCB1の裏側に重ねられ、中間フレームMFRの所定の凹部に嵌合される。

【0110】[実施例2]図23~図25は本発明の他の実施例を示すプロセスフローであり、実施例1の図13から図15に対応している。実施例1と大きく異なる点は、A1を主体とする第2導電膜g2をCuとし、ゲート電極GTやゲートラインGLを第1導電膜g1と第2導電膜g2の多層積層構造とし、陽極酸化膜AOFを形成していない点である。

【0111】工程A、図23

7059ガラス(商品名)からなる下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のバークを行なう。下部透明ガラス基板SUB1上に膜厚が1100Åのクロム(又はTa)からなる第1導電膜g1をスパッタリングにより設け、第1導電膜g1をエキシマレーザで選択的に照射する。レーザの波長は248nm、エネルギー密度は0.3J/cm²である。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを短絡するバスラインSHg、ドレイン端子DTMを短絡するバスラインSHdを形成する。

【0112】工程B、図23

膜厚が1500ÅのCuからなる第2導電膜g2をスパッタリングにより設ける。波長248nm、エネルギー密度0.15J/cm²のエキシマレーザを照射して第2導電膜g2を選択的に除去する。

【0113】工程C、図24

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。

【0114】工程D、図24

波長248nm、エネルギー密度2J/cm²のエキシマレーザを照射してN(+)型非晶質Si膜、i型非晶質Si膜を選択的に除去し、i型半導体層ASの島を形成する。

【0115】工程E、図24

写真処理後、ドライエッチングガスとしてSF₆を使用して、窒化Si膜を選択的にエッチングする。

【0116】工程F、図25

膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。波長248nm、エネルギー密度1J/cm²のエキシマレーザを照射して第1

導電膜d1を選択的に除去することにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0117】工程G、図25

膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が1000ÅのCu又は2000ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第3導電膜d3をスパッタリングにより設ける。波長193又は248nm、エネルギー密度0.8J/cm²のエキシマレーザを照射して、第3導電膜d3、第2導電膜d2を選択的に除去して、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成しつつ、露出されるソースとドレイン間等のN(+)型半導体層d0を選択的に除去する。

【0118】工程H、図25

スピナーにより膜厚が1μmのPI系有機透明保護膜を塗布する。波長308nm、エネルギー密度0.1J/cm²のエキシマレーザを照射してこの有機保護膜を選択的に除去することによって、保護膜PSV1を形成する。

【0119】〔実施例3〕図26は本発明の他の実施例を説明するための異なる構成のTFT基板を示す図であり、保護膜PSV1をパターニングした段階の断面図を示している。図中(a)は画素部、(b)はゲート端子部、(c)は信号線端子部の断面図である。また、図27に(a)の各パターニング工程に対応した製造フローを説明するための断面図を示す。本実施例の上述した実施例と大きく異なる点は、透明画素電極ITO1の層d1を形成してからゲート電極GTの二重層g1、g2を形成し、透明画素電極ITO1層d1専用のマスクパターンを省略している点である。以下、その製造方法をパターニング工程を中心に説明する。

【0120】透明絶縁性基板として厚みが1.1mmで表面を研磨したガラス基板SUB1を用いる。図の(a)から(e)に対応して全部で五枚のパターニングマスクを用意する。

【0121】工程(a)では、まずガラス基板上に透明電極層d1、Cr(またはTa、Mo、W)からなるゲート第1導電膜g1、Alからなるゲート第2導電膜g2の順序で成膜する。各層の厚みは下から120、60、180nmである。この三層膜を一枚のホトマスクで一括加工を行う。これらの層のパターニングにエキシマレーザの技術を用いる。レーザーの波長は248nm、エネルギー密度は3J/cm²、照射面積は1ショット当たり1cm²である。エキシマレーザを用いる特徴は各種金属材料の多層膜を容易に一括加工が可能な事であり、本実施例においても上記条件において1乃至2ショットで良好な加工が行われた。TFT基板は10型のディスプレイに対応するもので、端子部迄入れたパターン面積は約410cm²である。レーザー・ショット

の周波数は100Hzで、従って光照射の総時間は4.1秒である。工程時間はX-Yステージの速度で決まり、本例では一回の移動時間が1秒であり、約7分が加工時間である。以降の加工は従来のフォトリソグラフィ技術を採用した。

【0122】工程(b)では、CVD等によりSiNゲート絶縁膜GI、非晶質Si層AS、(n+)型非晶質Si層d0の順に連続成膜を行う。写真処理により(n+)型非晶質Si層d0及び非晶質Si層ASをパターニングする。

【0123】工程(c)では、1枚のフォトマスクによる写真処理により、ゲート絶縁膜GI、ゲート第2導電膜g2、ゲート第1導電膜g1の順で各層を選択的にエッチング除去する。

【0124】工程(d)では、Crからなるソース・ドレイン電極層d2、Alからなるソース・ドレイン電極層d3の順で成膜を行う。1枚のフォトマスクによる写真処理により、ソース・ドレイン電極層d3、ソース・ドレイン電極層d2、(n+)型非晶質Si層d0の順で各層を選択的にエッチング除去する。

【0125】工程(e)では、SiN保護膜PSV1をCVD法により形成し、写真処理によりパターニングする。

【0126】〔実施例4〕実施例3との相違点は工程(e)で保護膜PSV1の材料物質として透明なエポキシ系樹脂またはアクリル系樹脂を用い、エキシマレーザによるパターン加工を行う点である。レーザーの波長は308nmで、エネルギー密度は0.3J/cm²である。膜厚は約1μmで照射ショット数は2乃至3である。この条件により下地膜の損傷の無い良好な保護膜の加工が行われた。

【0127】〔実施例5〕実施例4との相違点は工程(d)でもエキシマレーザを用いる点である。レーザーの波長は248nmでエネルギー密度は1J/cm²である。照射ショット数は3乃至4で下地の損傷の無い良好な加工パターンが得られた。

【0128】〔実施例6〕実施例5に於いて残っている工程(b)及び(c)の写真処理をエキシマレーザ加工に代え、5つのパターニング工程の全てにエキシマレーザを用いる。工程(b)では、波長193nm、エネルギー密度1J/cmのエキシマレーザで(n+)型非晶質Si層d0及び非晶質Si層AS²を選択的に除去する。工程(c)では絶縁膜と金属膜を加工する事になるが、レーザー波長248nm、エネルギー密度を0.2J/cm²、8乃至10ショットで下地に損傷の無い良好な加工パターンが得られた。

【0129】

【発明の効果】本発明の実施例によれば、TFT基板のパターン形成に要する製造設備のコストを大幅に下げることが可能になる。これに加えて新技術による設備は小型

で且つ台数も少なく済むので、クリーンルームや付帯設備、これらに伴う電力も大幅に縮減出来る。更に、レジスト等の材料を用いないので部材コストが低減する上、これらの処理に伴う公害を防止することが出来る。プロセス自体をとっても、高歩留、高スループットを実現することが可能である。

【図面の簡単な説明】

【図1】本発明の原理を説明するための図である。

【図2】この発明が適用される第1の実施例を説明するための図であり、アクティブ・マトリクス方式のカラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

【図3】図2の3-3切断線における1画素とその周辺を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明するための平面図である。

【図6】図5の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図7】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。

【図8】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。

【図9】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図10】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図11】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図12】アクティブ・マトリクス方式のカラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

【図13】基板SUB1側の工程A～Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図14】基板SUB1側の工程D～Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図15】基板SUB1側の工程G～Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図16】液晶表示モジュールの分解斜視図である。

【図17】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。

【図18】駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。

【図19】テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【図20】周辺駆動回路基板PCB1（上面が見える）と電源回路回路基板PCB2（下面が見える）との接続状態を示す上面図である。

【図21】エキシマレーザ加工するためのマスクパターンを示す平面図である。

【図22】本発明によるエキシマレーザパターニング装置を示す図である。

【図23】本発明の第2の実施例を説明するためのプロセスフロー断面図である。

【図24】本発明の第2の実施例を説明するためのプロセスフロー断面図である。

【図25】本発明の第2の実施例を説明するためのプロセスフロー断面図である。

【図26】本発明の第3～第6の実施例が対象とする薄膜トランジスタ基板を示す断面図である。

【図27】本発明の第3～第6の実施例を説明するためのプロセスフロー断面図である。


【符号の説明】

1…エキシマレーザ、2…可変減衰器、3…反射ミラー、4…ビーブシェーパー5…レンズ、6…マスク、7…結像レンズ、8…TFT基板、9…X-Yステージ、10…遮蔽板、11…アブレーション生成物、12…除去用気体フロー、13…ノズル、SUB…透明ガラス基板、GL…走査信号線、DL…映像信号線
GI…絶縁膜、GT…ゲート電極、AS…i型半導体層
SD…ソース電極またはドレイン電極、PSV…保護膜、BM…遮光膜
LC…液晶、TFT…薄膜トランジスタ、ITO…透明画素電極
g、d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜
AO…陽極酸化マスク、GTM…ゲート端子、DTM…ドレイン端子

SHD…シールドケース、PNL…液晶表示パネル、SPB…光拡散板、MFR…中間フレーム、BL…バックライト、BLS…バックライト支持体、LCA…下側ケース、RM…バックライト光反射山、（以上添字省略）。


【図1】

図1




【図2】

図2




【図3】

図3




【図18】

図18




【図4】


図 4




【図5】



【図6】




【図7】




【図8】

図8




【図9】

図9



【図10】

図10



【図11】

図11




图 12




13




【図14】

図14




【図16】

図16




【図17】

図17




【図15】


図15




【図19】




【図21】



【図20】




【図22】




【図23】

図23




【図24】


図24




52 ☒



【图 2 6】



【图 27】



【手続補正書】

【提出日】平成6年1月31日

【手続補正 1】

【補正対象書類名】図面

【補正対象項目名】 図5


*【補正方法】変更

【補正内容】

【图 5】

*

图 5



【手続補正2】

【補正対象書類名】 図面

【補正対象項目名】図6

【補正内容】

【補正方法】変更

【図6】

図6

